三态缓冲器（Tri-state Buffer）

概念

带有“使能”控制的缓冲器，输出有三种状态：逻辑0、逻辑1、以及高阻态（Hi-Z）。

作用

当输出为高阻态时，相当于从电路中断开，不影响总线电平，便于多个器件共享一条数据线/总线而不互相冲突。

特性

• 有使能端（OE/EN），控制输出是否生效。
• 非反向型与反向型两类：
  • 非反向：Y = OE ? A : Z
  • 反向：Y = OE ? ¬A : Z
• 高阻态不是逻辑电平，无法驱动负载；用于“让路”。

真值表

OE	A	Y
0	x	Z （禁用，高阻）
1	0	0
1	1	1

应用

• 总线共享：多个设备挂同一数据线，按需使能其中一个，避免“总线争用”。
• 片选/驱动隔离：作为缓冲与隔离，增强驱动能力。
• MCU/FPGA IO：等效三态以实现输入/输出复用。
• 与开漏/集电极开路的区别
  • 三态缓冲器可主动输出0或1，禁用时为Hi-Z。
  • 开漏/OC只能下拉（输出0或Z），上拉需外接电阻；适合线与（wired-AND）总线如I2C。
• 设计要点
  • 同一时刻只能有一个驱动器使能到同一总线上，避免大电流冲突。
  • 当总线可能全为Hi-Z时，用上拉/下拉设定默认电平。